什么是lg v20的“四边形DAC”以及它如何影响音频质量？

这LG v20.不是由于明天的推出，但公司一直忙着与我们即将来临的一些功能达到拟订我们。大多数有趣的是包含第一个“四边形”DAC包装成智能手机。该术语导致了一点混淆，有些人想知道LG是否正在计算输出的数量，或者如果有多个DAC对于不同的音频路径。我向你保证，这不是这种情况，但是一个正确的解释更复杂。当然，这就是我在这里的。

我们确信LG V20将使用来自ESS技术的最新ES9218组件。该公司的新闻页面具有LG的V20语句，几天后逐渐发布了该公司的新功能ES9218 Quad DAC.对于移动产品。一个非常容易的建立。

深入进入新闻稿显示ES9218是32位394kHz和DSD512的能力组件，具有一些漂亮的探测模拟音频控制，抖动控制和集成的耳机放大器。虽然更多。该芯片还配有130dB的SNR，124dB DNR和-112DB THD + N以取悦声明。重要的是，该释放说，这是一个立体声（2通道）组件，没有提到差分输出，因此四边形输出理论立即走出窗口。即便如此，释放仍然是对这种神秘的“四边形”技术的引用杂乱无章。所以让我们试着解决这个问题。

在我们进入这个漫长的旅程之前，让我们考虑两件事。首先，LG和ESS对DAC及其技术保持非常紧张，因此整篇文章基于剪切信息，结合了我自己的音频电子知识 - 所以我可能错了。其次，这将是一篇非常重的文章，而是坚持下去，你对现代DAC技术的理解是最终的。当你想玩晚宴上的时候，你永远不知道何时可以派上友好。

深呼吸，我们要进去。

在现代的DAC内

让我们开始快速概述DAC是什么，它是关键的内部组件。基本上，DAC从音频文件中取数字数据，并将其转换为可以发送到耳机或扬声器驱动程序的模拟波形。这个想法是重现模拟信号，随着尽可能少的噪声或失真而再现，但实际上这比听起来更棘手。

DAC是由各个阶段构建的，通常包括过采样阶段，ΔΣ（西格玛 - 三角洲）调制器，滤波器，抽取以及最后输出滤波器或耳机放大器。所有这项技术均采用一个基本原理 - 噪音整形设计，以提高分辨率性能。Sigma-Delta调制器用于音频DACS，因为它们在高分分辨率比等效电容或电阻器交换网络的高分性更具成本效益。

DAC的第一阶段是过采样的，通常通过插值过程完成。插值是一种ups采样的形式，其中数学公式用于近似数据之间的值。例如，CD质量44.1khz文件可以过度采样4次以产生176.4kHz的输出，或16次以达到巨大的705.6kHz采样率。这不会直接提高音频文件的质量，但它非常有用的好处，使这种别名噪声扩展到更高的频率。对于过量采样比率的每加倍，可听频谱中的噪声电压减少了3DB，尽管整个频率范围的总噪声功率保持不变。如果我们要将这种新的更高样本信号过滤回我们的原始听力范围，我们将减少噪音量。

在此转换期间，应用噪声整形以将量化噪声密度推向更高的频率。可听范围内的噪声均以9dB落在9dB，每个双倍过采集率与噪声整形。对于具有二阶Sigma-Delta调制器的采样率加倍，这可以增加到15dB，这比单独使用插值要好得多。

最大综合

通过纠错反馈回路产生该噪声整形，其中将输入信号与量化输出信号进行比较。这两个信号之间的差值是环路滤波器内的频率。通过对该误差电压进行求和，积分器部分用作输入信号的低通滤波器和高通滤波器到量化噪声。请注意此反馈阶段，您将看到反馈信号由1位DAC生成，我们将调用子DAC。因此，DAC中存在DAC，这就是我们在一分钟内对LG V20的仔细观察。

在调制器之后，使用低通滤波器和数字抽取器来滤除高频形噪声并降低采样频率。剩余的高采样率数据是冗余的，因为我们只需要我们最大可听频率的两倍的采样率。因此，Detimator基本上捆出样品，直到我们以满足奈奎斯特要求的采样率回到。

优越的噪音整形（Quad位，我发誓）

好的，我真的希望你还在和我同在，因为现在我们了解Sigma-Delta调制器和噪音整形一点点，我们最终可以到达那个神秘的四人DAC部分。

如我简要提到的，通过使用多阶设计，可以进一步提高Sigma-Delta调制器的噪声性能。如果我们想生产接近或超过16位分辨率的最高质量音频的DAC，这几乎是必要的。幸运的是，聪明的工程师提出了这种核心设计的进步，可以大大改善噪声和分辨率性能。通过使用高阶，多位或多级架构或三个组合。它是后者，我们将专注于这里，作为并行设计将来自多个子DAC的输出总和增加性能。它是使用多个子DAC，即ESS可能会提及其四肢DAC标题。

多级Sigma-Delta调制器可以级联，带通，或并行设计，或者所有上述原则的一些混合方法。我们不知道ES9218内部发生了什么，因为调制器设计非常复杂，并且经常被视为密切守卫的秘密。但是，由于ES9218拥有“并行四边形数字到模拟转换器”，我们可能正在查看某种并行子DAC设计。

我们不会进一步进入技术设计方面，因为我们可以将并行设计拆卸成不同可能的子设计;如多频带，时间交织或哈马德;如果没有更接近知道什么是ESS正在做的事情。相反，要理解并行子DAC结构可以通过在通道的数量的频道的数量中通过（6×n阶）增加（6×n阶）DB来提高噪声性能。这样的替代方法是求解信号输出，而由于其非固定相位关系，偶尔偶尔抵消的随机量化噪声误差。

简单地，加倍ΣΔ调制器（SUB-DAC）通道的数量将噪声性能提高了调制器的顺序的6dB倍。因此，简单的双调制器设计在单个通道调制器上提供额外的6DB的SNR，而类似的四分之一并行设计将通过12dB改善SNR。此外，双二阶ΣΔ调制器将通过12dB提高SNR，四倍二阶设计可以通过24dB等提高性能等。

来自每个DAC路径的信号在一起增加，但噪声不会导致更高的信号，噪声增加较小。每个转换器加倍导致抽取噪音的一半- LG全球通信总监Ken Hong

Regardless of exactly what ESS is doing inside its new chip, it’s this important circuit architecture that the company is almost certainly talking about in terms of a Quad design, rather than slapping 4 DACs together for multiple outputs, or using dedicated components for speakers, headphones, USB Type-C, etc.

利弊

除了对DAC的信噪比的改进之后，并行子DAC还可以提高芯片的功率效率。例如，可以降低采样频率速率，同时仍然在单个通道系统处实现相同的噪声性能。系统还可以打开和关闭各个子DAC电路，具体取决于它们是否需要额外的噪声性能而不是不同的质量源。

当不需要时，Quad DAC的低功耗模式关闭了四个DAC中的三种DAC，在较低的质量音频或使用较低的质量耳机时增加电池寿命。- LG全球通信总监Ken Hong

但是，逐渐减少返回功率节省更多的渠道。此外，每个通道和额外的订单层为DAC增加了相当数量的电路，这使得产生更昂贵且复杂。非常高端DAC系统可以并行使用8,16或更多的调制器，但这是昂贵的开发成本和功率要求的昂贵。

其他DAC特征

ES9218比一些花哨的新架构更多。该芯片还拥有模拟音量控制，时域抖动消除器和集成输出旁路开关。

后者非常简单，它旨在允许源输入源输入时绕过DAC的猛虎师功能，当源输入不需要高质量的转换时。电话中的可能示例可能包括手机或视频通话的语音。这应该有助于节省电力消耗，这是移动设备中的重要选项。

时域抖动消除器有点复杂，但我会尝试从太多的技术术语中饶恕你。抖动是用于指代数据流和同步时钟之间的定时错配的术语，如果比特错误地读取，则可以产生高频失真。

为了解决这个问题，ESS实现了一个单独的低抖动参考时钟，以驱动数字到模拟转换，伴随异步采样率转换器，分析输入数据时钟并使用算法校正数据比特流。基本上，芯片运行两个单独的内部时钟，以确保正确读取每位的数据。

最后，模拟音量控制几乎是它的声音。而不是调整数字域中的音量，这可以快速将所需信号推向噪声底板，ESS设计了一种定制的模拟电路，该电路试图在降低信号的幅度时限制噪声的影响。该公司声称，即使在低听力水平，其设计允许130dB SNR。

芯片上还有一个内置耳机放大器，因此开发人员不必设计额外的放大器电路以驱动耳机。

包起来

ESS已经努力设计了非常低的噪音，对于使用ES9218的智能手机的低失真DAC，LG V20将是使用该技术的第一个手机。虽然我们无法确定符合其“四边形DAC”设计的ESS，但结果应该是可以使大多数高分辨率音频文件具有噪声性能的组件，其延伸超过16位分辨率。

尽管如此，四人DAC设计并不一定比市场上的所有其他人都更好，因为那里有很大的潜在设计，每个潜力都有自己的利弊。也就是说，ES9218当然看起来是一个非常有前途的组成部分。

我们肯定期待着听LG v20。手机的DAC是否会在重视是否购买LG的下一个旗舰智能手机时是一个重要因素吗？