Arm Cortex -A77-您需要知道的一切

以及它的新Mali-G77图形处理器和Mali-D77显示处理器，ARM已公布其最新的高性能CPU设计 - Cortex-A77。与去年一样Cortex-A76，Cortex-A77专为要求ARM签名的低功率消耗的高级应用程序而设计。从智能手机到笔记本电脑，都有可能的一切。

使用Cortex-A77，ARM已针对每个周期/时钟（IPC）性能的最大指令，它可以通过Cortex-A76进行管理。时钟频率，功耗和区域的设计都大致保持在同一球场上，但是新的核心可以立即处理更多的指导。为此，ARM设计了比去年更广泛的核心，并做出了许多改进，以使CPU核心要做的事情要做。但是，在我们做到这一点之前，让我们深入研究高级概述和性能编号。

达到绩效目标

早在2018年8月，ARM不符合特征CPU路线图到2020年。从2016年的Cortex-A73到2020年的“大力神”设计，该公司承诺将增加2.5倍的计算性能。通过Cortex-A76，较高的现代时钟速度以及从16到10，现在以5nm的速度转移了5nm的制造业，随之而来的是较高的微体系结构，这一巨大的投影大部分是实现的。去年已经实现了约1.8倍的路线图的收益，而Cortex-A77则提供了大约20％的IPC提升。尽管功率有限和热预算有限的移动设备并不期望看到所有这些收益，但这使我们能够实现ARM 2.5倍目标的途径。

为了进行比较，去年的Cortex-A76比Cortex-A75提供了约30-35％的增长。今年，我们正在研究A77和A76之间的20％IPC增益，但仍有20％的IPC增长。这是个好消息，因为它意味着在坚持与以前的类似热力和功率约束的同时，这意味着更多的性能。权衡的是，A77比A76大约17％，因此在硅区域的成本会更高。如果您想与桌面领导者进行比较，AMD在ZEN2和ZEN+之间进行了15％的IPC提升，而英特尔的IPC实际上一直保持静态多年。当然，我们在这里谈论不同的市场细分市场，但这表明了ARM的CPU设计团队最近几代人如何取得了令人印象深刻的收益。

这里的要点是，A76标志着主要的微体系转变，具有巨大的性能增长，而我们又可以通过A77进行了优化水平的改进​​。否则，让我们深入研究Arm Cortex-A77中的新事物。

Cortex-A77建立在A76微体系结构上

了解Cortex-A77和A76之间区别的关键是掌握“更广泛”的核心设计的含义。从本质上讲，我们正在谈论为每个时钟周期执行更多说明的能力，从而增加核心的吞吐量。正确完成此操作的部分有两个重要部分 - 增加执行单元的数量来进行处理，并确保这些单元得到充分供应数据。让我们从后一部分开始，专注于SOC的调度，缓存和分支预测部分。

Cortex-A77看到了50％的提升以调度宽度，从A76的四个周期中最多六个指令。这意味着更多的说明前往每个时钟周期的执行核心，以获得更大的性能潜力。结果，越常的执行窗口也更大，增加到160个条目以暴露更多的并行性。有一个熟悉的64K指令搜索，而分支机构的分支机构（BTB）的分支预测指标（BTB）比以前大33％，以便在并行指令中处理增长。这里没有什么不寻常的，它本质上是去年设计的更广泛版本。

更引人入胜的前端添加是全新的1.5K拖把缓存，该缓存存储了从解码单元中馈入的宏观操作（MOP）。ARM的CPU体系结构将用户应用程序的指示解码为较小的宏观操作，然后进一步将执行核心理解的微型操作分解为微型操作。您可以在“解码”部分的上图上看到此图。拖把缓存用于减少错过分支机构和冲洗的成本罚款，因为您保持宏观操作而不是再次解码它们，并增加了核心的整体吞吐量。从拖把而不是i-cache绕过解码阶段，节省一个周期。ARM指出，拖把缓存可以在一系列工作负载中达到85％或更高的命中率，这使其成为标准I-CACH的非常有用的补充。

向下移至CPU的执行核心部分，请注意添加第四个ALU和第二个分支单元。第四个ALU将处理器的一般数字缩小带宽提高了50％。此额外的ALU能够提供基本的单周指令（例如Add和sub）以及两个周期整数操作，例如乘法。另一个Alus中的两个只能处理基本的单周指令，而最终单元则负责更高级的数学操作，例如diferction，Multiply-accumulate等。执行核心内部的第二个分支单元同时分支的数量增加了一倍核心可以处理，这在六个派遣说明中的两个是分支跳跃的情况下很有用。这听起来有些奇怪，但是在ARM处进行内部测试揭示了采用第二个单元的性能优势。

对CPU核心的其他调整包括添加第二个AES加密管道。数据存储管道现在具有专用问题端口，以使内存问题带宽加倍。这些端口以前与Alus共享，这有时可能成为瓶颈。还有下一代数据完美的数据，可提高功率效率，同时还可以增加系统DRAM的带宽。

Cortex-A77中该系统的一部分还具有全新的“ S您的系统意识”预取系统。这改善了基于CPU核心计数，缓存能力和潜伏期以及最终设备内存储子系系统配置的广泛范围的内存性能。专用硬件与动态调度单元（DSU）交谈，作为DynamiQ CPU群集，它可以监视共享L3缓存的使用。核心具有动态距离和攻击性水平，可在L3带宽受到其他CPU核心限制的情况下降低缓存利用率。诸如Cortex-A77之类的较高性能核心更有可能使DSU访问内存，而较低的功率核心则不太可能。

将它们安装在一起

Cortex-A77有很多小的变化，与其前身有一些实质性差异。简而言之，A77S新的拖把缓存与更宽且更长的指令窗口相结合，有助于保持忙碌的ALU，分支和内存单元忙于做事。Powerhouse Cortex-A76设计已扩展，以进一步改善A77的吞吐量，而无需依赖更高的时钟速度。

Cortex-A77的最大性能以整数和浮点数学的形式到达。ARM的内部基准确认了这一点，该基准分别在规格整数和浮点基准测试中提高了20％至35％的性能。内存带宽的改进位于15％至20％之间，再次强调了最大的收益以数字逆转的形式出现。总体而言，这些改进使A77平均比上一代的升高为20％。由于今年晚些时候或2020年初，由于更高级的7NM制造工艺，我们还可能会看到一些更高的边际收益。

就智能手机而言，Cortex-A77动力SOC注定要用于高性能，旗舰产品。ARM完全期望看到PowerHouse Design使用4+4位。核心安排。鉴于A77的面积大小增加，略有凸起，我们可能会看到SOC设计师继续向下沿1+3+4或2+2+4趋势。具有一个或两个强大的大芯，具有较大的缓存和较高的时钟，由2或3个A77核心备份，具有较小的缓存尺寸和较低的时钟，以节省功率和区域。最终，Cortex-A77为智能手机芯片和始终基于ARM的笔记本电脑的不断增长的市场拼写了好东西。请留意今年晚些时候的硅公告。