仔细看看ARM的新Cortex-A75和Cortex-A55 CPU

手臂最近推出了它的下一代CPU核心，Cortex-A75和Cortex-A55，这是第一个支持公司新的Dynamiq多核技术的处理器。A75是ARM高性能A73和A72的继承者，而新的Cortex-A55是对流行的Cortex-A53更加有效的更换。

阅读下一个：三星的Exynos处理器指南

Cortex-A75.

从Cortex-A75开始，此CPU更有灵感来自Cortex-A73而不是直接升级。武器指出，与A73的引入相比，这次有大量的微架构改变，甚至从A57到A72的移动。

结果是，ARM在电路板上进行了性能改进，导致典型的22％提升到同一过程节点上的Cortex-A73上的单线性能并以相同的频率运行。更具体地说，ARM引用33％的提升到浮点和霓虹灯性能，而内存吞吐量以16％的提升观察。

时钟速度明智，Corex-A75可能会在10 nm上以3 GHz排名，但可以在未来的7个NM设计上推稍高。ARM表示，对于相同的工作负载，A75不会比A73消耗更多的功率，但如果需要额外的性能，则可以进一步推动它，以牺牲一些额外的能耗。虽然在移动实施中，我们不太可能看到SoC制造商推动的功耗比他们已经做到的那么高。

ARM通过许多主要的微体系结构改变完成了这些改进。Cortex-A75从Cortex-A73中的双向移动了两种三通超标型设计。这意味着，给定特定工作负载，Cortex-A75能够每个时钟周期执行最多3个指令，基本上增加了核心的最大吞吐量。A75拥有7个执行单元，两个负载/商店，两个霓虹灯和FPU，分支和两个整数核心。

谈到霓虹灯，ARM还推出了一个专门的重命名引擎，用于霓虹FPU说明。现在支持FP16半精密加工，这为有限分辨率处理示例进行了双吞吐量，例如图像处理。此外还支持INT8点产品编号格式，这提供了促进了许多神经网络算法。

为了帮助处理处理器超出秩序的流水线良好的喂养，ARM已采用4宽指令提取，以抓住每个周期的四个指令。处理器现在还能够使用指令融合和微操作执行单周期解码。核心的分支预测因子也被调整了，以跟上A75的更广泛的订单执行能力。但是，它仍然基于与A73相同的0周期设计，它使用大分支目标地址缓存（BTAC）和Micro-BTAC。

最后，Cortex-A75现在具有私有L2缓存，可实现为256KB或512KB，在实现Dynamiq多核解决方案时可用的共享L3缓存，并且这些缓存中的大多数数据将是独占的。这种变化导致击中L2高速缓存的更低延迟，从20个循环与Cortex-A73到A75中的11个周期。

简而言之，这一切意味着通过允许在单个周期中执行其他指令，而是设计了更好的微架构能够保持核心馈送指令的微型架构来提高A75的性能。我们在我们的提及Dynamiq概述，Cortex-A75还将新的Dynamiq共享单元实现为其设计的一部分。这引入了新的缓存困难，低延迟访问外设，以及核心的细粒电源管理选项。

Cortex-A55.

Cortex-A55代表了ARM的功率高效处理器设计的显着但不太激烈的大修，来自上一代大量流行的Cortex-A53核心的许多重要变化。能效仍然是具有这款ARM CPU的首要任务，A55在A53上具有15％的电力效率提高了15％。同时，ARM能够在某些内存绑定情况下提高两倍的性能，在同一速度和同一过程节点上运行的A53运行时典型的18％的性能改进。

Cortex-A55存在的配置选项范围还使该ARM最灵活的核心设计。总共估计，由于可选的霓虹/ FPU，异步桥接和加密布置，因此存在超过3000种不同的配置配置，以及可配置的L1，L2和L3缓存大小。

A55粘贴着设计和短的8级管道，就像A53一样。因此，预计处理器频率将在同一节点上大致相似，该节点目前为性能和效率提供了良好的平衡。因此，大多数A55解决方案可能会在10nm的过程中以2.0 GHz运行，但极端情况可能会看到2.6 GHz解决方案。但是，这种频率提升会击败Dynamiq的目的，这允许在需要额外的性能的单个大核的情况下实现更具成本效益的实现。实际上，我们实际上可以看到这种小核心以较低的速度运行，以在Dynamiq系统中实现时节省电力。

在微架构的变化方面，A55现在将负载/储存管道分开，允许并行地进行负载和存储的双问题。管道现在也能够更快地将ALU指令转发给AGU，减少1个循环的延迟进行共同的ALU操作。ARM还对预取器进行了改进，现在能够发现超出现有步骤模式的更复杂的缓存模式，并且可以预取到L1或L3高速缓存。

此外，0周期分支预测器拥有一种花哨的发出新的“神经网络”或条件预测算法。然而，这是一个比Cortex-A75内的一个有限的分支预测器，因为目的很少地建立一个小型级管道核心的巨大分支预测因子。相反，ARM的新设计使得使用主要条件预测器与“微预测器”定位在需要准确的背靠背预测。预测器也已通过新的循环终止预测改进更新。这应该有助于避免误入循环程序的结束，以删除一点额外的性能。

ARM在Cortex-A55内部制作了许多更具体的性能优化。延长的128位氖管道现在能够在使用点产品说明时使用FP16指令或每周期的四个32位操作来处理八个16位操作。融合乘法添加指令延迟也有止四个周期。换句话说，与A53相比，A55可以在A55上更快地执行许多数学操作，我们可以从38％的提升到浮点和霓虹基准测试。

也许Cortex-A55的最重要的性能提升来自ARM已经对其内存系统的主要变化。使用私有L2缓存，可配置最多256KB，再次提高了核心的高速缓存未命中能力，并降低了数据密集型应用的延迟。与经常与A53一起使用的共享L2配置相比，ARM潜伏期降低了50％，往往是A53，下降至6个周期。在16KB，32KB或64KB尺寸的情况下，4路组关联L1缓存也更具可配置。

结合与Dynamiq和新预取器一起使用时的共享L3缓存，应使这些延迟敏感的核心保持更好的数据，从而更好地利用它们的峰值性能。不仅如此，而且达到了较低的延迟通信，与群集之间的较高延迟进行了相比，应进一步改进多核任务管理。同样，对这个重新设计的重点是让核心更好地喂食数据。

Cortex-A55也有益于新的Dynamiq共享单元的属性，包括缓存藏，对外设的低延迟访问以及微粒电源管理选项。

包起来

在他们自己的情况下，Cortex-A75和Cortex-A55都在峰值性能和能源效率方面提供了对公司的最后一代核心的显着改进。即使在当前处理节点上，我们也可以预期比今天A73 / A53 Big.little处理器更低的单螺纹性能和更低的苛刻的任务。

当然，这两种新芯片也标志着ARM的Dynamiq多核技术的引入，这进一步优化了对移动产品至关重要的功率和性能的平衡。不仅如此，但Dynamiq对设计表带来了更大的灵活性，并将特别是中档SoC赋予额外的性能，以极少的额外费用。通过带到A75和A55所带来的个人改进的支持，这看起来像是未来智能手机的有效组合。

我们很可能不会看到任何具有这些新CPU核心的移动产品，直到2018年初到达市场，但我们可能会在今年截止日期截止日期，从这些产品周围看到SoC公告。